65nm 低消費電力プロセスで製造する低コストFPGA ファミリ Cyclone III

米国 Altera 社は,民生機器市場などを 狙った低価格のFPGA「Cyclone III ファミ リ」を発売する.内蔵するLE(ロジック・ エレメント)の数が5,136~119,088の8品 種を用意する.台湾 TSMC(Taiwan Semiconductor Manufacturing Co.) O 65nm,低消費電力プロセスで製造する.

従来の同社の低価格 FPGA ファミリであ る「Cyclone」,「Cyclone II」と比べて,内 蔵する機能や集積度を向上した. 例えば, 最大ゲート規模の品種の集積度(LE数)は, 従来の Cyclone II の約1.7 倍になった.ま た,最大288個のハード・マクロの18 x 18 ビット乗算器を内蔵している、メモリ・ブ

ロックは,1ブロック当たり9Kビット (M9K)になり.最大容量は従来の約3.5倍 になった.

電源電圧はコア電圧が1.2V, I/O電圧が 1.2~3.3V. コンフィグレーション用の外 付けフラッシュ・メモリについては、 EPCSファミリを利用できる. Quartus II バージョン 7.0 を使って開発する.無償で 入手できる Web Edition でも開発できる.

24.624LE を内蔵する「EP3C25」は,既に サンプル出荷を開始している.量産出荷は 2007年8月からの予定. 2007年末には全品 種の量産を開始する.

表1 Cyclone の概要

型名	EP3C5	EP3C10	EP3C16	EP3C25
ロジック・エレメント(LE)数	5,136	10,320	15,408	24,624
9K ビット・メモリ・ブロック	46	46	56	66
合計メモリ(M ビット)	0.4	0.4	0.5	0.6
18 × 18 乗算器	23	23	56	66
PLL数	2	2	4	4
最大ユーザI/Oピン数	182	185	347	215
型名	EP3C40	EP3C55	EP3C80	EP3C120
型 名 ロジック・エレメント(LE)数	EP3C40 39,600	EP3C55 55,856	EP3C80 81,264	EP3C120 119,088
ロジック・エレメント(LE)数	39,600	55,856	81,264	119,088
ロジック・エレメント(LE)数 9K ビット・メモリ・ブロック	39,600 126	55,856 260	81,264 305	119,088 432
ロジック・エレメント(LE)数 9K ビット・メモリ・ブロック 合計メモリ(M ピット)	39,600 126 1.1	55,856 260 2.3	81,264 305 2.7	119,088 432 3.9

4 ドル EP3C5E144C8,50 万個購入時の

日本アルテラ株式会社

TEL 03-3340-9480

http://www.altera.co.jp/

SRAM ベースのFPGA とフラッシュ・メモリを1 パッケージに封止したマルチチップ・モジュール Spartan-3AN

米国 Xilinx 社は, SRAM ベースの FPGA とフラッシュ・メモリを1パッケージに封 止したマルチチップ・モジュール・ファミ リ「Spartan-3AN」を発売した.フラッ シュ・メモリの容量が1Mビット~16M ビットの5品種を用意する、フラッシュ・ メモリ容量の一部はコンフィグレーショ

ン・メモリとして,残りはユーザ領域とし て使用する,90nmプロセスで製造した,

ユーザが利用可能なフラッシュ・メモリ 領域は627Kビット~11Mビット.10万回 の書き換えが可能で,20年間データを保持 できるという、そのほか、Spartan-3A ファミリと同じ低消費電力モードを持ち, 26種類の入出力インターフェースに対応し ている, 本マルチチップ・モジュール・ ファミリは,同社のSpartan-3A FPGA ファミリとピン互換性がある.

設計ツールとして,同社のFPGA 開発環 境「ISE 9.1i」を利用する.XC3S200AN, XC3S700AN, XC3S1400ANについては, すでにエンジニアリング・サンプルの提供 を開始している.XC3S50ANとXC3S 400AN については2007年第2四半期に出 荷を開始する予定.また,すべての品種に ついて,2007年第3四半期までに量産を開 始する予定.

表1 Spartan-3AN の概要

型名	XC3S50AN	XC3S200AN	XC3S400AN	XC3S700AN	XC3S1400AN
システム・ゲート数	5万	20万	40万	70万	140万
ロジック・セル(LC)数	1,548	4,032	8,064	13,248	25,344
ユーザ・フラッシュ・ メモリ容量(ビット)	627K	2M	2M	5M	11M
メモリ・ブロック 容量 (ビット)	54K	288K	360K	360K	578K
分散メモリ容量 (ビット)	11K	28K	56K	92K	176K
DCM 数	2	4	4	8	8
乗算器数	3	16	20	20	32
I/O数	108	195	311	378	502

価格

4.90 ドル XC3S200AN, 2007 年度末にお ける25万個購入時の単価)

連絡先

ザイリンクス株式会社

TEL 03-6744-7777 http://japan.xilinx.com/

フラッシュ FPGA 向け32 ビット CPU コア Cortex-M1

米国 Actel 社と英国 ARM 社は, ソフ ト・マクロの CPU コア「Cortex-M1」を開 発した. Actel 社のフラッシュ FPGA 「ProASIC3 M1A3P1000」と「Fusion M1 AFS600」と組み合わせて利用できる. FPGA ユーザはライセンス, ロイヤリティ 共に無償で利用できる. フラッシュ FPGA とは、フラッシュ・メモリ・セルをプログ ラム素子として利用する FPGA である. SRAM ベースの FPGA と異なり,外付け のコンフィグレーション ROM を必要とし ない.

Cortex-M1 は, Thumb2 命令セットに 対応した小規模の ASIC 向けコア「Cortex-M3」と機能互換性がある. ProASIC3と Fusion に実装した場合,最大72MHzで動 作する.実装に必要な論理ブロック数は 4,300 タイル . FPGA 向けに最適化を図る ため,一から開発したという.従来, Actel 社が提供していた ARM7TDMIの CPU コア「CoreMP7」は, ASIC 向けのも のにチューニングを施したものだった.

ユーザは Actel 社の IP コア管理ツール 「CoreConsole」を使用してコアのデータを 入手し,機能をカスタマイズする.ソフト ウェア開発には, Actel 社のソフトウェア 開発ツールである「SoftConsole」を利用す る.また,市販のARMマイコン向けの開 発ツールを利用できる.

価格

無償(Cortex-M1) アクテルジャパン株式会社 TEL 03-3445-7671

iapan@actel.com http://www.jp.actel.com/

PCI インターフェースを備える、処理性能が4,800MMACの画像処理用DSP TMS320C6424. TMS320C6421

米国 Texas Instruments 社は,処理性 能が従来品の1.6~2倍に当たる4,800 MMAC(600MHz動作時)のDSP(ディジ タル信号処理プロセッサ J TMS320C6424」 と「TMS320C6421」を発売した.「TMS 320C6424」の内蔵 RAM 容量は240K バイ トで,PCIインターフェースを備える. 「TMS320C6421」の内蔵RAM容量は96K バイト、プリンタやコピー機, 監視カメラ, 検査装置,医療機器などの画像処理を伴う 機器のほか,通信機器,マルチメディア機 器にも利用できる.

本 DSP は,動作周波数が400MHz,500 MHz,600MHzの3品種を用意する.外部 インターフェースとして, Ethernetや UART2, I2C, 汎用I/O, PWM(pulse width modulation)などを備える.また, 64 ビット・タイマを二つ内蔵する. C6000 シリーズ(TMS320C6xxx)のすべてのDSP とソフトウェア互換性を持つ.

併せて、本DSPの評価ボード「TMDX EVM6424」を発売した.同社のDSPの統 合開発環境「Code Composer Studio v3.3」 やリアルタイム・カーネルの DSP/BIOS, オーディオ CODEC 用ライブラリ,フラン ス VirtualLogix 社の uCLinux などが付属 する.また,日本法人の日本テキサス・イ ンスツルメンツは,2007年5月よりC6000 シリーズ向けのセミナを開催する予定.

24.95 FJL(TMS320C6424,600MHz 対応) 8.95 ドル(TMS320C6421,400MHz対応) (いずれも1万個購入時の単価)

73,290 円 (TMDXEVM6424)

連絡先

日本テキサス・インスツルメンツ株式会社

http://www.tij.co.jp/pic/

NEWS

メモリ・メーカの Qimonda が 2007 年の事業方針を発表,パソコン以外にテレビやデジカメなどの市場開拓にも注力

ドイツ Infineon Technologies 社からメ モリ・メーカとして分社した Qimonda 社 は,同社のDRAM事業の状況や日本にお ける事業方針を発表した.パソコン用 DRAM だけではなく,ディジタル・テレ ビやデジタル・カメラに搭載する DRAM の市場開拓にも力を入れていくという.

同社の2006年の売り上げは,対前年度比 35%増の38.1億ユーロとなった.これによ リ DRAM 市場における世界シェアの順位 は,2006年には韓国 Samsung Electronics 社(28.7%)と韓国 Hynix Semiconductor

社(16.5%)に次ぐ3位(15.7%)となった. また,ディジタル・テレビやデジタル・カ メラなどに搭載された DRAM の割合は, 現在は50%近い、同社の売り上げの中で日 本市場が占める割合は,2003年の2%から 2006年は7%へと増加した.

日本法人キマンダ ジャパンの社長 馬場 久雄氏は、「顧客を最優先にする」という基 本方針と,いくつかの事業の柱を発表した. 同社の DRAM は,現在主流のスタック技 術ではなく、トレンチと呼ばれる技術を用 いている.このトレンチ技術による低消費

電力化をさらに推し進める.また,直径 300mmのシリコン・ウェハの生産比率を 引き上げて,生産コストを抑える方針も表 明した. DIMM(dual in-line memory module)の生産にも力を入れる.このほ か, ASIC などへの DRAM コア搭載のサ ポート部門などを設けた.

連絡先

株式会社キマンダ ジャパン

http://www.gimonda.jp/

クロック・ゲーティングによって低消費電力化できる箇所を静的に解析するソフトウェア PowerPro CG

米国 Calypto Design Systems 社は,ク ロック・ゲーティング手法によって低消費 電力化できる箇所を静的に解析するソフト ウェア「PowerPro CG」を発売した. 本ソ フトウェアを実際のディジタル LSI の設計 データに適用したところ,3次元グラ フィックス回路については31~61.1%, ネットワーク回路では58%,マイクロプロ セッサでは20~22.7%,低消費電力化で きることを確認したという.

入力は, Verilog HDLまたはVHDLの RTL(register transfer level)データ,タイ




写真1 PowerPro CG の画面例

ミング制約情報(SDC: Synopsys Design Constraints), トグル情報(SAIF: Switching Activity Format), 回路ライブ ラリ(.lib.). これらの情報をもとに, 各信号 パスにクロック・ゲーティング手法を適用 したときの消費電力の増減を計算する.ま た, 各信号パスにクロック・ゲーティング を施す際に挿入するクロック制御回路(ゲー テッド・クロック回路)のデータも生成する.

米国 Synopsys社の Power Compiler な ど,いくつかの論理合成ツールは,消費電 力を考慮してゲーテッド・クロック回路を 自動挿入する機能を備えている.こうした ツールの多くは、組み合わせ論理とその後 のフリップフロップの間に位置するセレク タ(イネーブル信号)を目安に,ゲーテッ ド・クロック回路の挿入可能個所を特定し ているという. すなわち, 組み合わせ論理 の回路構造を解析して,ゲーテッド・クロッ ク回路を挿入できる個所を検出している.

一方, 本ソフトウェアでは, フリップフ

ロップをまたいだ前段および後段の回路(パ イプラインの前後のステージ)についても, 前後のクロック・サイクルにおけるデータ 信号の利用状況を考慮しながら、ゲーテッ ド・クロック回路を挿入できる個所を探索 している. すなわち, 順序回路を対象に, クロック・ゲーティングが可能な箇所を解 析している、これにより、上述の論理合成 ツールを使用した場合よりも電力消費の少 ない回路を見つけることができるという.

本ソフトウェアは, Linux が稼働するパ ソコンの上で動作する.ゲーテッド・ク ロック回路の挿入前・挿入後におけるRTL データの論理等価性を検証する等価性 チェッカ(SLEC CG)も用意する.

295,000 ドル (1年間のライセンス料金)

カリプト・デザイン・システムズ株式会社 TEL 045-470-2070

http://www.calypto.com/

携帯ネットワーク機器向けDSP ADSP-BF52x ファミリ

米国 Analog Devices 社は, Blackfinプ ロセッサ「ADSP-BF52xファミリ」を発売 した.「ADSP-BF527」は,10M/100M ビット Ethernet インターフェースや USB OTG(On-The-Go)インターフェースを備え たDSPである.132Kバイトの内部メモリを 持つ.「ADSP-BF525」はADSP-BF527から Ethernet インターフェースを省いた, 「ADSP-BF522」はADSP-525に対してUSB

OTGインターフェースを省いた廉価版で ある、それぞれの品種について、低消費電 力の「ADSP-BF52xL」と,音声CODEC を搭載する「ADSP-BF52xC」を用意する.

ADSP-BF52xとADSP-BF52xCの動作 クロック周波数は最高600MHz . ADSP-BF52xL は最高400MHz.250MHz 動作時 の ADSP-BF52xL の電力効率は 0.16mW/ MHzである.電圧レギュレータを搭載し, 1.8V, 2.5V, 3.3Vの動作電圧で使用でき る.パッケージは12mm × 12mm の289 ピ ンBGAで,すべての品種についてピン互 換性を持つ.

サンプル出荷は2007年第2四半期から, 量産出荷は2008年第1四半期からの予定. 本プロセッサの開発環境である Visual DSP++ は既に出荷している. 本プロセッ サ用の ICE(in-circuit emulator)は2007年 第2四半期から,評価ボードEZ-KIT Lite は2007年第3四半期から出荷する予定.

表1 ADSP-BF52x ファミリの内 蔵機能

型名	ADSP-BF527	ADSP-BF525	ADSP-BF522
ホストDMA	1	1	1
USB	1	1	-
Ethernet MAC	1	-	-
2線式インターフェース(TWI)	1	1	1
同期シリアル(SPORT)	2	2	2
非同期シリアル(UART)	2	2	2
SPI(serial periferal interface)	1	1	1
汎用タイマ	8	8	8
ウォッチドッグ・タイマ	1	1	1
リアルタイム・クロック	1	1	1
パラレル・インターフェース	1	1	1
汎用 I/O	48	48	48

価格

14.50 ドル (ADSP-BF527,600MHz版,

1万個購入時の単価)

5.49 ドル (ADSP-BF522L, 300MHz版,

1万個購入時の単価)

連絡先

アナログ・デバイセズ株式会社

http://www.analog.com/jp/